AMD начала производство EPYC Venice на 2-нм техпроцессе TSMC

AMD объявила, что серверные процессоры EPYC следующего поколения под кодовым названием Venice запущены в производство на 2-нм техпроцессе TSMC в Тайване. Компания также планирует расширить выпуск на предприятии TSMC в Аризоне, что отражает более широкую стратегию по диверсификации передовых производственных мощностей и масштабированию поставок для облачных платформ и AI-инфраструктуры.

Venice станет первым HPC-процессором AMD на 2 нм

AMD позиционирует Venice как первый процессор HPC-класса, который выходит на массовое производство с использованием 2-нм техпроцесса TSMC.

Переход на новый техпроцесс должен повысить производительность на ватт и увеличить плотность транзисторов. Для операторов дата-центров это особенно важно: рост AI-нагрузок усиливает требования к энергопотреблению, охлаждению и эффективности размещения вычислительных ресурсов.

Компания связывает этот этап с последовательным развитием дорожной карты EPYC. Основной фокус — более высокая плотность ядер, улучшенная энергоэффективность и более тесная интеграция между вычислительными подсистемами.

Новая платформа SP7 рассчитана на более высокие нагрузки

Ожидается, что EPYC Venice представит новый сокет SP7. Это будет физически более крупная платформа по сравнению с нынешним SP5.

SP7 должен обеспечить более мощную подсистему питания, больше каналов памяти и расширенную пропускную способность ввода-вывода. Все это необходимо для поддержки значительно более высокого числа ядер на один процессорный сокет.

Для серверного рынка такой переход важен не только с точки зрения производительности. Более широкая платформа дает AMD возможность адаптировать EPYC под AI-кластеры, HPC-системы и облачные среды, где требования к памяти и I/O растут вместе с масштабом нагрузок.

CPU остаются ключевой частью AI-инфраструктуры

AMD подчеркивает, что процессоры продолжают играть центральную роль в современной инфраструктуре ИИ, даже несмотря на то что обучение и инференс моделей в основном выполняются на GPU и специализированных ускорителях.

В производственных AI-средах CPU управляют потоками данных, координируют работу хранилищ и сетевых стеков, обеспечивают безопасность и распределяют задачи между вычислительными узлами.

По мере развития agentic AI эти задачи становятся сложнее. Системам требуется больше производительности CPU, выше пропускная способность памяти и более развитый ввод-вывод.

Запуск Venice на 2-нм техпроцессе соответствует этому тренду. AMD рассчитывает, что новое поколение EPYC сможет обеспечить прирост эффективности и пропускной способности для крупных AI-кластеров, традиционных корпоративных нагрузок и HPC-сред.

AMD расширяет производственную стратегию вместе с TSMC

Первоначальный выпуск Venice начался на мощностях TSMC в Тайване. В дальнейшем AMD планирует расширить производство на фабрике TSMC в Аризоне.

Такой подход должен помочь компании совместить доступ к передовым техпроцессам с большей географической устойчивостью цепочки поставок. Для корпоративных заказчиков это становится все более важным фактором, особенно при закупке инфраструктуры для дата-центров.

AMD и TSMC также продолжают сотрудничать в области передовых технологий упаковки. Помимо 2-нм техпроцесса, AMD использует SoIC-X и CoWoS-L в более широком портфеле решений для дата-центров и ИИ.

Эти технологии позволяют создавать более скоростные межсоединения и плотнее интегрировать вычислительные кристаллы, память и ускорители. Для AI-оптимизированных платформ такая интеграция фактически становится обязательным требованием.

Verano продолжит развитие EPYC на 2-нм техпроцессе

Следующим этапом дорожной карты AMD станет Verano, который компания относит к шестому поколению EPYC. Эти процессоры также должны использовать 2-нм технологию TSMC.

Verano ориентирован на улучшение производительности на доллар и на ватт. AMD указывает на оптимизации для облачных и AI-нагрузок, а также поддержку новых технологий памяти, включая LPDDR.

Использование таких типов памяти может повысить энергоэффективность и пропускную способность в масштабируемых развертываниях.

AMD готовит вторую новую серверную платформу SP8

Если SP7 будет рассчитан на максимальную производительность, то Verano, как ожидается, перейдет на новый сокет SP8. Он должен заменить нынешний SP6 и будет ориентирован на более традиционный тепловой и энергетический профиль.

SP8 предназначен для массовых и начальных серверных развертываний. Такая платформа сохранит более привычные требования к питанию и охлаждению, но при этом получит преимущества 2-нм техпроцесса, нового ввода-вывода и обновленной поддержки памяти.

Двухплатформенная стратегия позволит AMD шире покрыть рынок дата-центров. SP7 будет нацелен на системы с максимальными требованиями к производительности, а SP8 — на более экономичные, энергоэффективные и универсальные серверные конфигурации.

AMD укрепляет роль EPYC в инфраструктуре ИИ

Запуск Venice и планы по Verano показывают, что AMD продолжает рассматривать CPU как базовый уровень AI-инфраструктуры. Хотя основное внимание в индустрии часто достается GPU и ускорителям, именно процессоры остаются управляющим слоем для перемещения данных, системной координации и работы распределенных платформ.

Развитие техпроцессов и упаковки напрямую влияет на то, насколько эффективно дата-центры следующего поколения смогут масштабировать вычисления, хранение данных и сетевую инфраструктуру.

С запуском Venice в производство, подготовкой Verano и появлением новых сокетов SP7 и SP8 серверный процессорный рынок входит в активную фазу обновления. Более подробные детали следующего этапа дорожной карты AMD могут быть раскрыты на AMD Advancing AI 2026.